世界最大半導体委託生産（ファウンドリー）企業である台湾TSMCが1．6ナノメートル級の次世代半導体プロセス開発に成功し、10－12月期から量産に入る。

自由時報など台湾メディアは消息筋の話として、TSMCがオングストローム級A16（1．6ナノ）プロセスの開発と検証を完了したと報道した。


A16プロセスにはTSMCのウエハー裏面電源供給技術のスーパーパワーレール（SPR）が使われた。これまでのウエハー表面を通じて電力を供給する代わりに裏面に電力網を別に配置する方式だ。


電力は垂直型裏面接点であるVBCを通じて各トランジスターのソースとドレーン領域に直接供給される。

この方式は信号配線と電力配線を分離し、データ伝達過程で発生するボトルネック現象を減らし、電力効率と演算性能を高められるのが特徴だ。

TSMCはウエハー表面のゲート構造と素子の大きさ、レイアウト面積などの変化を最小化し、既存のウエハー設計との互換性も維持したという。

A16プロセスは人工知能（AI）と高性能コンピューティング（HPC）用半導体生産に適合し、10－12月期から本格的な量産が始まると予想される。

性能も2ナノプロセスより改善された。台湾メディアによるとA16はTSMCの2ナノ改良プロセスであるN2Pより演算速度が8～10％速く、電力消費量は15～20％少ない。チップ集積度もやはり8～10％高いという。

業界ではA16プロセス開発が次世代1．4ナノ級A14プロセスへ進むための中間段階という評価が出ている。

TSMCは完全なノード転換を適用したA14プロセスを2028年から量産する計画だ。A16開発と検証が終えられてA14量産日程も計画通りに進められる可能性が大きくなったとの見通しが出ている。

TSMCは先端プロセスとパッケージング分野の投資も拡大している。

TSMC理事会は11日、先端プロセスとパッケージングなどに294億4250万ドル（約4兆6655億円）規模の資本支出計画を承認した。

ただ人工知能半導体需要が急速に増え、先端パッケージング生産能力不足問題も現れている。

台湾メディアは消息筋の話として、TSMCの先端パッケージング技術の「チップオンウエハーオンサブストレート（CoWoS）」の生産能力が需要に追いつかず、一部パッケージング注文が協力次元でインテルのマレーシア工場に渡ったと伝えた。

台湾経済研究院（TIER）の劉佩真研究員は、半導体産業供給網が専門化と地域化を中心に再編され過去の勝者独占構造から抜け出し企業間の相互補完が拡大すると予想した。

業界ではAI需要の急増で半導体企業が単純な受注競争を超え競争と協力を並行する構造に転換しているという分析も出ている。

TSMCが最先端半導体プロセスを担当し他の企業が後工程パッケージングを分担する方式が広がれば生産能力不足を緩和すると同時に地政学的リスクを分散する効果も得られると予想される。